#### **DC-DC CONVERTER**

Patent number:

JP6311743

**Publication date:** 

1994-11-04

Inventor:

**USUI HIROSHI** 

**Applicant:** 

SANKEN ELECTRIC CO LTD

**Classification:** 

- international:

H02M3/28; H02M3/335

- european:

**Application number:** 

JP19930097564 19930423

Priority number(s):


Report a data error here

#### Abstract of JP6311743

PURPOSE:To make it possible to convert input to output and reversely convert output to input, by using a control circuit for turning on and off a pair of first and third switching elements and a pair of second and fourth switching elements alternately and converting a voltage into a different level from a DC

power supply.

CONSTITUTION: A control circuit 34 is used for turning on and off a pair of MOSFETs 21 and 30 and a pair of MOSFETs 22 and 31 alternately with a given interruption in between. Then, the MOSFETs 21, 22, 30 and 21 have each sine-wave drain current, and each rise and fall waveform of a voltage between drain and source becomes a part of sine wave. In this way, a harmonic factor is reduced and switching noises are lowered. An overlapped current waveform with a voltage waveform is also reduced so that zero-current and zero-voltage switching is realized with a small loss in switching. Moreover, since a converted DC voltage is different from a DC power supply, input/output two-way conversion can be carried out in operation.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

## 特開平6-311743

(43)公開日 平成6年(1994)11月4日

(51) Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

技術表示箇所

H 0 2 M 3/28

Q 8726-5H

F 8726-5H

3/335

E 8726-5H

審査請求 未請求 請求項の数5 OL (全 10 頁)

(21)出願番号

特願平5-97564

(22)出願日

平成5年(1993)4月23日

(71)出願人 000106276

サンケン電気株式会社

埼玉県新座市北野3丁目6番3号

(72)発明者 臼井 浩

埼玉県新座市北野3丁目6番3号 サンケ

ン電気株式会社内


(74)代理人 弁理士 清水 敬一 (外1名)

## (54) 【発明の名称】 DC-DCコンパータ

#### (57)【要約】

【目的】 DC-DCコンパータのスイッチングノイズ やスイッチング損失を低減しかつ双方向動作を可能にす る。

【構成】 直流電源1の両端に第1及び第2のMOS-FET21、22の直列回路を接続し、MOS-FET21、22の直列回路と並列に第1及び第2の分圧用コンデンサ23、24の直列回路を接続し、MOS-FET21、22の接続点と分圧用コンデンサ23、24の接続点との間にトランス4の1次巻線4aとリアクトル27との直列回路を接続し、トランス4の2次巻線4bの両端に第3及び第4のMOS-FET30、31の接続点と2次巻線4bの中間点との間に負荷9を接続し、負荷9と並列に平滑コンデンサ8を接続し、制御回路34によりMOS-FET21、30とMOS-FET22、31とを交互にオン・オフ動作させて直流電源1とは異なるレベルの直流電圧に変換する。



#### 【特許請求の範囲】

【請求項1】 直流電源又は負荷の両端に第1及び第2 のスイッチング素子の直列回路を接続し、該直列回路と 並列に第1及び第2の分圧用コンデンサの直列回路を接 続し、前記第1及び第2のスイッチング素子の接続点と 前記第1及び第2の分圧用コンデンサの接続点との間に トランスの1次巻線と共振用リアクトルとの直列回路を 接続し、前記トランスの2次巻線の両端に第3及び第4 のスイッチング素子の直列回路を接続し、前記第3及び 第4のスイッチング素子の接続点と前記2次巻線の中間 点との間に負荷又は直流電源を接続し、前記負荷又は前 記直流電源と並列に平滑コンデンサを接続し、前記第1 ~第4のスイッチング素子の制御端子の各々に制御信号 を付与する制御回路を設け、前記制御回路により前記第 1及び第3のスイッチング素子と前記第2及び第4のス イッチング素子とを交互にオン・オフ動作させて前記直 流電源の電圧とは異なるレベルの直流電圧に変換するこ とを特徴とするDC-DCコンパータ。

【請求項2】 前記第1及び第2のスイッチング素子と 並列に第1及び第2の共振用コンデンサを各々接続した 20 「請求項1」に記載のDC-DCコンバータ。

【請求項3】 前記第3及び第4のスイッチング素子と並列に第3及び第4の共振用コンデンサを各々接続した「請求項1」または「請求項2」に記載のDC-DCコンパータ。

【請求項4】 前記第1及び第2の分圧用コンデンサと並列に第1及び第2の整流素子を各々接続した「請求項1」~「請求項3」のいずれかに記載のDC-DCコンパータ。

【請求項5】 前記共振用リアクトルを前記トランスで 30 兼ねる構成とした「請求項1」~「請求項4」のいずれ かに記載のDC-DCコンバータ。

[0001]

### 【発明の詳細な説明】

【産業上の利用分野】本発明はDC-DCコンパータ、特にスイッチングノイズやスイッチング損失を低減できかつ双方向動作が可能なDC-DCコンパータに関するものである。

## [0002]

【従来の技術】電子機器等の電源回路において、直流電 40 源の電圧とは異なる直流電圧を要求される場合がある。この場合には一般にDC-DCコンバータが使用される。図6に示す従来のDC-DCコンバータは、トランス4の1次巻線の両端に主スイッチング素子3とダイオード2とを直列に接続し、トランス4の1次巻線の中間点と主スイッチング素子3及びダイオード2の接続点との間に直流電源1を接続し、トランス4の2次巻線に整流用ダイオード5、6からなる整流回路と平滑リアクトル7及び平滑コンデンサ8からなる平滑回路とを介して負荷9を接続したものである。前記のDC-DCコンバ 50

2

ータは所謂フォワード方式コンバータであり、主スイッ チング素子3を矩形波でオン・オフ動作させて直流電源 1の直流電圧を矩形波交流電圧に変換し、トランス4に より昇圧又は降圧させた後、整流用ダイオード5、6か らなる整流回路により矩形波交流電圧を脈流電圧に変換 し、平滑リアクトル7及び平滑コンデンサ8からなる平 滑回路により脈流電圧のリプル成分を除去して昇圧又は 降圧された直流電圧を負荷9に供給する。前記のDC-DCコンバータの適用例として、従来の無停電電源装置 を図8に示す。図8の無停電電源装置は、通常時におい て商用電源10の交流を整流回路11及び平滑回路12 により整流平滑し、DC-DCコンパータ13により負 荷9に必要な直流電圧を供給すると共に、切替スイッチ 14、15をa、a'側に接続して充電用DC-DCコ ンバータ16を動作させ、常時バッテリ17を満充電の 状態に保持する。また、商用電源10の停電時において 切替スイッチ14、15をb、b′側に切り替えて放電 用DC-DCコンパータ18を動作させ、バッテリ17 の直流電力を平滑回路12に送出し、DC-DCコンバ ータ13により負荷9に必要な直流電圧を供給し続け る。また、図8の無停電電源装置で使用されるDC-D Cコンパータ13、16、18としては、図6に示すフ ォワード型のDC-DCコンパータの代わりに図7に示 すようなフライバック型のDC-DCコンパータが使用 されることもある。

### [0003]

【発明が解決しようとする課題】ところで、図6及び図 7のDC-DCコンパータでは、主スイッチング素子3 を矩形波でオン・オフ動作させるので、スイッチングノ イズが多く、また、主スイッチング素子3の電流波形と 電圧波形の重なりも多いので、スイッチング損失が増大 する欠点があった。特に図7のフライパック型DC-D Cコンパータにおいては、主スイッチング素子3のスイ ッチング電流が三角波状のため、図6のフォワード型D C-DCコンパータよりスイッチング損失が大きい。ま た、図6及び図7のDC-DCコンパータは、入力側と 出力側が整流用ダイオード5、6により一義的に定めら れるので、出力側から入力側への逆方向動作は不可能で ある。このため、図6及び図7のDC-DCコンパータ を例えば図8に示す無停電電源装置に使用する場合、パ ッテリ17の充電及び放電用にそれぞれ充電用及び放電 用DC-DCコンパータ16、18を必要とした。ま た、これらの動作を切り替えるために切替スイッチ1 4、15も必要とした。それ故、無停電電源装置の装置 構成が複雑になり、保守及び点検等が煩雑になる欠点が あった。

【0004】そこで、本発明はスイッチングノイズやスイッチング損失を低減できかつ双方向動作が可能なDC-DCコンパータを提供することを目的とする。

[0005]

【課題を解決するための手段】本発明によるDC-DC コンバータは、直流電源又は負荷の両端に第1及び第2 のスイッチング素子の直列回路を接続し、該直列回路と 並列に第1及び第2の分圧用コンデンサの直列回路を接 続し、前記第1及び第2のスイッチング素子の接続点と 前記第1及び第2の分圧用コンデンサの接続点との間に トランスの1次巻線と共振用リアクトルとの直列回路を 接続し、前記トランスの2次巻線の両端に第3及び第4 のスイッチング素子の直列回路を接続し、前記第3及び 第4のスイッチング素子の接続点と前記2次巻線の中間 点との間に負荷又は直流電源を接続し、前記負荷又は前 記直流電源と並列に平滑コンデンサを接続し、前記第1 ~第4のスイッチング素子の制御端子の各々に制御信号 を付与する制御回路を設け、前記制御回路により前記第 1及び第3のスイッチング素子と前記第2及び第4のス イッチング素子とを交互にオン・オフ動作させて前記直 流電源の電圧とは異なるレベルの直流電圧に変換する。 本発明の実施例では、前記第1及び第2のスイッチング 素子と並列に第1及び第2の共振用コンデンサを各々接 続し、前記第3及び第4のスイッチング素子と並列に第 3及び第4の共振用コンデンサを各々接続し、前記第1 及び第2の分圧用コンデンサと並列に第1及び第2の整 流素子を各々接続している。また、前記共振用リアクト ルを前記トランスで兼ねる構成としてもよい。

#### [0006]

【作用】各スイッチング素子がオン状態のときに各スイ ッチング素子に流れるスイッチング電流波形は、各分圧 用コンデンサと共振用リアクトルの直列共振により、正 弦波状となる。また、各スイッチング素子がオフ状態の ときに各スイッチング素子に加わるスイッチング電圧波 形は、各共振用コンデンサとトランスの各巻線の直列共 振により、立上り及び立下りが正弦波の一部となる。そ のため、スイッチングノイズを低減することができる。 また、各スイッチング素子の電流波形と電圧波形の重な りが少ないから、スイッチング損失を低減することがで きる。また、制御回路により第1及び第3のスイッチン グ素子と第2及び第4のスイッチング素子とを交互にオ ン・オフ動作させて直流電源の電圧とは異なるレベルの 直流電圧に変換するので、逆に出力(負荷)側から入力 (直流電源) 側へ直流電圧を変換する逆方向動作も可能 であり、双方向動作が可能となる。

#### [0007]

【実施例】以下、本発明によるDC-DCコンバータの 実施例を図1~図5に基づいて説明する。但し、図1及 び図3~図5では図6~図8に示す箇所と実質的に同一 の部分には同一の符号を付し、その説明を省略する。本 実施例のDC-DCコンバータは、図1に示すように、 直流電源1の両端に第1及び第2のスイッチング素子と しての第1及び第2のMOS-FET21、22の直列 回路が接続され、第1及び第2のMOS-FET21、

22の直列回路と並列に第1及び第2の分圧用コンデン サ23、24の直列回路が接続され、第1及び第2のM OS-FET21、22と並列に第1及び第2の共振用 コンデンサ25、26が各々接続されている。各MOS -FET21、22の接続点と各分圧用コンデンサ2 3、24の接続点との間には、トランス4の1次巻線4 aと共振用リアクトル27との直列回路が接続されてい る。また、各分圧用コンデンサ23、24と並列に第1 及び第2の整流素子としての第1及び第2のダイオード 28、29が各々接続されている。第1及び第2のダイ オード28、29は第1及び第2の分圧用コンデンサ2 3、24の逆充電を防止するためのものである。トラン ス4の2次巻線4bの両端には第3及び第4のスイッチ ング素子としての第3及び第4のMOS-FET30、 31の直列回路が接続され、各MOS-FET30、3 1の接続点と2次巻線4bの中間タップとの間には負荷 9が接続され、負荷9と並列に平滑コンデンサ8が接続 されている。また、第3及び第4のMOS-FET3 0、31と並列に第3及び第4の共振用コンデンサ3 2、33が各々接続されている。第1~第4のMOS-FET21、22、30、31のゲート端子には、各M OS-FET21、22、30、31のゲート端子に制 御信号を付与する制御回路34が接続されている。各M OS-FET21、22、30、31のゲート端子に制 御信号を付与することにより、各MOS-FET21、 22、30、31をオン・オフ動作させることができ る。このため、制御回路34により第1及び第3のMO S-FET21、30と第2及び第4のMOS-FET2 2、31とを交互にオン・オフ動作させて直流電源1の 電圧とは異なるレベルの直流電圧に変換することができ

4

【0008】上記の構成において、制御回路34から第 1~第4のMOS-FET21、22、30、31のゲ ート端子にそれぞれ図2(A)~(D)に示す制御信号電圧 Vest~Vestをある休止期間を設けて印加して第1及び 第3のMOS-FET21、30と第2及び第4のMO S-FET22、31とを交互にオン・オフ動作させ る。第1及び第3のMOS-FET21、30がオン状 態で第2及び第4のMOS-FET22、31がオフ状 態のときは、直流電源1の電圧の半分の電圧で充電され た第1の分圧用コンデンサ23からエネルギが放出さ れ、第1のMOS-FET21、共振用リアクトル2 7、トランス4の1次巻線4aの経路で電流が流れる。 このときの電流は、第1の分圧用コンデンサ23と共振 用リアクトル27の直列共振により正弦波状となる。そ れと同時に、トランス4の励磁電流として上り勾配の三 角波が僅かに重畳されるから、第1のMOS-FET2 1のドレイン電流 I ps 1 の波形は図 2 (G)に示すような 波形となる。また、トランス4の2次側には共振電流が 第3のMOS-FET30に流れるから、第3のMOS-

FET30のドレイン電流 I bss の波形は図2(J)に示すように正弦波の半周期の波形となる。

【0009】第1及び第3のMOS-FET21、30 がオフ状態になると、トランス4の1次及び2次巻線4 a、4bに蓄積されたエネルギが放出され、トランス4の 1次側には第1のダイオード28、第1の共振用コンデ ンサ25、共振用リアクトル27、1次巻線4aの経路 と、第2の分圧用コンデンサ24、第2の共振用コンデ ンサ26、共振用リアクトル27、1次巻線4aの経路 で電流が流れ、1次巻線4aの両端に電圧が生ずる。ま た、トランス4の2次側にも電流が流れ、2次巻線4b の両端に電圧が生ずる。このとき、第1~第4の共振用 コンデンサ25、26、32、33とトランス4の各巻 線4a、4bにより直列共振が生ずるから、第1及び第3 のMOS-FET21、30のドレイン-ソース間電圧 Vosi、Vosiと第2及び第4のMOS-FET22、3 1のドレイン-ソース間電圧VDS2、VDS4の各々の波形 は、図2(E)及び(F)に示すように電圧波形の立上り、 立下り部分に正弦波の1/4周期が現われた波形とな る。

【0010】第1及び第3のMOS-FET21、30のドレイン-ソース間電圧 $V_{DS1}$ 、 $V_{DS3}$ と第2及び第4のMOS-FET22、31のドレイン-ソース間電圧 $V_{DS2}$ 、 $V_{DS4}$ の各々の波高値は直流電源1の電圧に比例する。また、図2(G)、(H)、(J)、(K)の各々に示すように、第1~第4のMOS-FET21、22、30、31のドレイン電流 $I_{DS4}$ の各々の波高値は図2(I)に示す負荷9を流れる電流 $I_{DS4}$ のといけるのとする

【0011】上記のように、本実施例では各MOS-F ET21、22、30、31のドレイン電流 Iosi~I DS4の各波形が正弦波状となり、各MOS-FET21、 22、30、31のドレイン-ソース間電圧V<sub>051</sub>~V DS4 の各波形の立上り及び立下りが正弦波の一部とな る。したがって、ノイズの原因となる高調波成分が少な くなり、スイッチングノイズを低減することができる。 また、各MOS-FET21、22、30、31の電流 波形と電圧波形の重なりが少ないので、ゼロ電流及びゼ 口電圧スイッチング (ZCS、ZVS) が達成され、ス イッチング損失を低減することができる。また、第3及 び第4のMOS-FET30、31は従来ではダイオー ドで構成されることが多かったが、MOS-FETは一 般にダイオードよりも順方向電圧降下が小さくかつ消費 電力が少ないので、変換効率を高めることが可能とな る。更に、制御回路34により第1及び第3のMOS-FET21、30と第2及び第4のMOS-FET2 2、31とを交互にオン・オフ動作させて直流電源1の 電圧とは異なるレベルの直流電圧に変換するので、例え ば直流電源1及び負荷9の接続位置を入れ換えて、出力 (負荷9)側から入力(直流電源1)側へ直流電圧を変 50 6

換する逆方向動作も可能となる。即ち、制御回路34から第 $1\sim$ 第4のMOS-FET21、22、30、31のゲート端子にそれぞれ図 $2(A)\sim(D)$ に示す制御信号を付与している限り、入力側と出力側の電圧差により、図1の回路は単に電圧の高い側から電圧の低い側へ動作するだけである。図1の回路の出力電圧はトランス4の1次及び2次巻線4a、4bの巻数比で決定されることは云うまでもない。したがって、双方向動作が可能なDC-DCコンパータを得ることができる。

【0012】本発明のDC-DCコンパータは、例えば 無停電電源装置に有効に利用できる。図3は本発明のD C-DCコンパータを使用した無停電電源装置を示す。 図3の無停電電源装置は、図8に示す従来の無停電電源 装置の充電用及び放電用DC-DCコンパータ16、1 8の代わりに、本発明のDC-DCコンパータ19を挿 入したものである。即ち、本発明のDC-DCコンパー タ19は双方向動作が可能であるから、通常時は商用電 源10の交流を整流回路11及び平滑回路12により整 流平滑し、DC-DCコンパータ13により負荷9に必 要な直流電圧を供給すると共に、DC-DCコンパータ 19からパッテリ17に直流電圧を供給してパッテリ1 7を満充電の状態に保持し、商用電源10の停電時はバ ッテリ17の直流電圧をDC-DCコンパータ19によ り平滑回路12に送出し、DC-DCコンパータ13に より負荷9に必要な直流電圧を供給し続けることができ る。そのため、従来必要としたバッテリ17の充放電用 の2台のDC-DCコンパータ16、18を1台にする ことができる。また、2台のDC-DCコンパータ1 6、18の動作を切り替えるための切替スイッチ14、 15も不要となるから、無停電電源装置の装置構成を簡 略化でき、保守及び点検等の省力化を図ることが可能と なる。

【0013】次に、前記の実施例のDC-DCコンバータを自励発振型とした例を図4に示す。図4のDC-DCコンバータは、図1の回路において第1及び第2のMOS-FET21、22の各々のゲート端子とドレイン端子との間に第1及び第2の起動用抵抗35、36をそれぞれ接続し、第3及び第4のMOS-FET30、31の各々のゲート端子とドレイン端子との間に第3及び第4の起動用抵抗37、38をそれぞれ接続し、制御回路34を可飽和トランス39、コンデンサ40~43、ツェナダイオード44~51及び電流制限用抵抗52で構成したものである。

【0014】図4の回路において、直流電源1から直流電圧が供給されると、第1及び第2の起動用抵抗35、36の何れかに電流が流れて第1及び第2のMOS-FET21、22の何れかがオン状態になり、トランス4の1次巻線4aに電圧が発生する。この電圧は可飽和トランス39の巻線39aにも印加され、各巻線39b~39eに誘起電圧が発生する。第1のMOS-FET21が

オンした場合は、第1及び第3のMOS-FET21、 30の各ゲートーソース間に正方向の電圧が発生して各 MOS-FET21、30が正帰還作用により同時にオ ン状態になり、第2及び第4のMOS-FET22、3 1の各ゲートーソース間に逆方向の電圧が発生して各M OS-FET22、31が逆パイアスされ同時にオフ状 態を保持する。また、第2のMOS-FET22がオン した場合は、第2及び第4のMOS-FET22、31 が正帰還作用により同時にオン状態となり、第1及び第 3のMOS-FET21、30が逆パイアスされ同時に 10 オフ状態を保持する。一定時間オン状態を保持すると可 飽和トランス39の磁束が飽和して正帰還が消滅し、第 1~第4のMOS-FET21、22、30、31が全 てオフ状態となる。このとき、トランス4の各巻線4 a、4bに共振電圧が発生し、所定の時間経過後、トラン ス4の各巻線39a~39eの極性が反転して可飽和トラ ンス39が飽和状態から開放され、各巻線39a~39e に逆方向電圧が発生する。これにより、全てのMOS-FETがオフ状態となる前に既にオフ状態であった2つ のMOS-FETが正帰還作用により同時にオン状態と 20 なり、全てのMOS-FETがオフ状態となる前にオン 状態であった2つのMOS-FETが逆パイアスされ同 時にオフ状態を保持する。以降、上記動作の繰り返しに より、第1及び第3のMOS-FET21と第2及び第 4のMOS-FET22、31とが交互にオン・オフ動 作を繰り返す。なお、直流電源1を負荷9側に設け、負 荷9を直流電源1側に設けた場合は、第3及び第4の起 動用抵抗37、38により、第3及び第4のMOS-F ET30、31の何れかがオン状態になり、トランス4 の2次巻線4bに電圧が発生すると共に1次巻線4aに電 圧が誘起される。以降は上記と略同様な動作が繰り返さ れ、第1及び第3のMOS-FET21と第2及び第4 のMOS-FET22、31とが交互にオン・オフ動作 を繰り返す。

【0015】上記のように、図4の実施例では第1~第4の起動用抵抗35~38により第1~第4のMOS-FET21、22、30、31の何れかをオン状態にして起動させ、可飽和トランス39の飽和特性を利用して第1~第4のMOS-FET21、22、30、31のオン・オフ動作を持続させるので、特別の補助回路(例えば起動回路、発振回路等)を必要とせずに、トランス4の1次側又は2次側の何れからでも電圧源を有する側から自由に起動させることができる。また、図4の回路において、第3及び第4の起動用抵抗37、38を省略すれば、トランス4の1次側のみから起動させることができ、第1及び第2の起動用抵抗35、36を省略すれば、トランス4の2次側のみから起動させることができる。即ち、何れの側に起動用抵抗を付加するか否かで簡単に起動させる方向を限定することもできる。

【0016】図4の実施例のDC-DCコンパータは、

図1の実施例と同様に図3に示す無停電電源装置に有効に利用できる。例えば、図4において負荷9の代わりにパッテリ17(図3)を接続し、第3及び第4の起動用抵抗37、38を省略すれば、図4の回路を図3に示す無停電電源装置のDC-DCコンパータ19として使用した場合、バッテリ17側からでは起動せずに、商用電源10側からのみ起動させることができ、商用電源10が停電した場合にバッテリ17のエネルギを負荷9(図3)に供給することができる。

【0017】本発明の実施態様は前記の実施例に限定さ れず種々の変更が可能である。例えば、上記の実施例で は第1~第4のスイッチング素子としてMOS-FET を使用した例を示したが、接合型電界効果トランジスタ (J-FET)、パイポーラトランジスタ、SCR(逆 阻止3端子サイリスタ) 等の他のスイッチング素子を使 用してもよい。また、上記の実施例の共振用リアクトル 27をトランス4で兼ねる構成(例えば、トランス4の 漏れインダクタンスを共振用リアクトル27として利用 する)としてもよい。また、第1~第4の共振用コンデ ンサはMOS-FETの寄生容量を利用してもよい。ま た、第1及び第2のダイオード28、29と第3及び第 4の共振用コンデンサ32、33は省略してもよい。更 に、図5に示すように、図1の実施例の回路において直 流電源1の一端と制御回路34との間に起動回路53を 接続して他励式のDC-DCコンパータとしてもよい。

[0018]

【発明の効果】以上のように、本発明では各スイッチン グ素子の電流波形及び電圧波形の一部分が正弦波状とな るので、ノイズの原因となる高調波成分が少なくなり、 スイッチングノイズを低減することができる。また、各 スイッチング素子の電流波形と電圧波形の重なりが少な いので、ゼロ電流及びゼロ電圧スイッチング(ZCS、 ZVS) が達成され、スイッチング損失を低減すること ができる。そのため、各スイッチング素子の発熱量を低 減できるから、放熱用フィン等の寸法を小さくして装置 の小形化を図ることが可能となる。更に、双方向動作が 可能であるので、例えば無停電電源装置のバックアップ 用パッテリの充電用及び放電用DC-DCコンパータと して使用する場合、従来必要とした2台のDC-DCコ ンパータを1台にすることができる。したがって、2台 のDC-DCコンパータの動作を切り替えるための切替 スイッチや切換回路等も不要となるから、無停電電源装 置の装置構成を簡略化して保守及び点検等の省力化を図 ることが可能となる。

## 【図面の簡単な説明】

【図1】 本発明の実施例を示すDC-DCコンバータ の電気回路図

【図2】 図1における各MOS-FETのゲートーソ ース問及びドレインーソース問の電圧と各MOS-FE 50 Tに流れる電流と負荷電流を示す波形図

【図3】 本発明のDC-DCコンパータを無停電電源 装置に適用した例を示すプロック図

【図4】 図1のDC-DCコンパータを自励発振型とした例を示す電気回路図

【図5】 図1のDC-DCコンパータを他励式とした 例を示す電気回路図

【図6】 DC-DCコンパータの従来例を示す電気回路図


【図7】 DC-DCコンパータの他の従来例を示す電 気回路図

【図8】 従来の無停電電源装置を示すプロック図 【符号の説明】 1...直流電源、4...トランス、4a...1次 巻線、4b...2次巻線、8...平滑コンデンサ、 9...負荷、21、22、30、31...第1~第 4のMOS-FET(第1~第4のスイッチング素 子)、23、24...第1及び第2の分圧用コンデン サ、25、26、32、33...第1~第4の共振用 コンデンサ、27...リアクトル、28、29... 第1及び第2のダイオード(第1及び第2の整流素 子)、34...制御回路、35~38...第1~第 4の起動用抵抗、39...可飽和トランス、40~4 3...コンデンサ、44~51...ツェナダイオー


ド、52... 電流制限用抵抗、53... 起動回路


10

【図2】




【図1】







[図4]





【図6】



【図5】







# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потигр.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.